



This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

원 벋 호 10-2002-0071432

**Application Number** 

출 원 년 일

2002년 11월 16일 **Date of Application** NOV 16, 2002

인:

Applicant(s)

엘지이노텍 주식회사

LG INNOTEC CO., LTD.

2003

년 11

일

COMPLIANCE WITH

RULE 17.1(a) OR (b)





【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0003

【제출일자】 2002.11.16

【국제특허분류】 H01S

【발명의 명칭】 P형 질화갈륨계 화합물 반도체의 전극 구조 및 전극 구조의 형

성 방법

【발명의 영문명칭】 Eletrode structure of P-AlinGaN semiconductor and forming

method thereof

【출원인】

【명칭】 엘지이노텍 주식회사

【출원인코드】 1-1998-000285-5

【대리인】

【성명】 허용록

[대리인코드] 9-1998-000616-9

【포괄위임등록번호】 2002-038994-0

[발명자]

【성명의 국문표기】 추성호

【성명의 영문표기】CH00, Sung Ho【주민등록번호】731212-1645914

【우편번호】 506-831

【주소】 광주광역시 광산구 장덕동 978-1

【국적】 KR

【발명자】

【성명의 국문표기】 장자순

【성명의 영문표기】 JANG, Ja Soon

【주민등록번호】 721025-1063816

【우편번호】 506-831

【주소】 광주광역시 광산구 장덕동 978-1

【국적】 KR

【심사청구】 청구

【취지】

특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의

한 출원심사 를 청구합니다. 대리인

허용록 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 6 면 6,000 원

【우선권주장료】 0 건 0 원

【심사청구료】13항525,000원【합계】560,000원

【첨부서류】 1. 요약서·명세서(도면)\_1통



#### 【요약서】

#### [요약]

본 발명에 따른 P형 질화갈륨계 화합물 반도체의 전극 구조는 P형 질화갈륨계 화합물  $(P-(A1)_x(In)_y(Ga)_{1-(x+y)N})$ 반도체충; P형 질화갈륨계 화합물 $(P-(A1)_x(In)_y(Ga)_{1-(x+y)N})$ 반도체충의 상면에 형성되고 수소와의 반응성이 높은 접촉충; 상기 접촉충의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드충; 상기 접촉충과 상기 본딩 패드충의 접면에 형성되는 확산 장벽충; 자연 반응 및/또는 열처리 공정에 의해서 상기 접촉충과 P형 질화갈륨계화합물 $(P-(A1)_x(In)_y(Ga)_{1-(x+y)N})$  반도체충과의 접면에 형성되는 P<sup>+</sup>형의 질화갈륨계화합물 $(P^+-(A1)_x(In)_y(Ga)_{1-(x+y)N})$  반도체충과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 하고,

본 발명에 따른 P형 질화갈륨계 화합물 반도체 전국 구조의 형성 방법은 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체의 자연산화층을 제거하는 단계; 수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계; 산소와의 반응성이 적고, 상기 접촉층과의 안정된 화합물을 형성할 수 있는 금속으로 본딩패드층을 형성하는 단계; 열처리를 수행하는 단계가 포함되는 것을 특징으로 한다.

본 발명에 따른 오믹 전극의 구조 및 오믹 전극의 형성 방법에 의해서, 금속수소 화합물 층이 형성되어, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 소자의 우수한 오믹 전극을 구현할 수 있다.

#### 【대표도】

도 3



【색인어】

질화갈륨, 반도체, 오믹 전극

0071432

출력 일자: 2003/11/22

#### 【명세서】

#### 【발명의 명칭】

P 형 질화갈륨계 화합물 반도체의 전극 구조 및 전극 구조의 형성 방법{Eletrode structure of P-AlInGaN semiconductor and forming method thereof}

#### 【도면의 간단한 설명】

도 1은 비교예로서 일반적인 P형 질화갈륨계 화합물(P-(Al) $_{x}$ (In) $_{y}$ (Ga) $_{1-(x+y)}$ N) 반도체 전극의 증착 구조 단면도.

도 2는 본 발명의 오믹 전극에 있어 열처리 전, 금속 수소 화합물 충이 형성되는 P형 질 화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+v)</sub>N) 반도체의 오믹 전극의 단면도.

도 3은 본 발명의 오믹 전극에 있어 열처리 후, P형 질화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전극의 구조를 보인 단면도.

도 4, 도 5는 본 발명에 의해서 백금 수소 화합물층과 티탄 수소 화합물층을 확인하기 위하여 SIMS깊이 분석을 한 결과를 나타내는 선도.

도 6은 실시예 2에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면.

도 7은 실시예 3에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면.

도 8은 실시예 3에 의해서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면

도 9는 실시예 4에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면.

도 10은 실시예 5에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면.



도 11은 실시예 5의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면.

도 12는 본 발명에 따른 오믹 전극의 면 저항값의 변화를 보이는 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+v)</sub>N) 반도체충

11 : P<sup>+</sup>형 질화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+v)</sub>N) 반도체충

12 : 금속 수소 화합물층 15 : 접촉충 16 : 확산장벽충

20 : 본딩 패드충

#### 【발명의 상세한 설명】

#### 【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전국의 구조와 오믹 전국을 형성하는 방법에 관한 것으로서, 특히, 금속 수소 화합물을 형성하여 P형 질화 갈륨계 화합물의 오믹 전국을 구현하는 것이다.

종래 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전극을 구현하기 위해서 사용된 방법은, 미국특허5,563,422, 5,767,581, 5,877,558, 6,093,965를 참조할 수 있으며, 상기 문헌에서는 Au(금)이 포함되는 2가지 이상의 금속, 예를 들면, Au(금), Ti(티탄), Ni(니켈), In(인듐), Pt(백금)이 포함되고, 열처리에 의해서 이들 금속간의 화합물에 의해서 P 형 질화갈륨계 화합물의 반도체에서 오믹 전극이 구현되는 것이 알려진 바가 있다.



- 그러나, 이러한 방법은 단순히 P형 질화갈륨계 화합물 반도체에서 오믹 전극을 구현하기 위하여, 2개 이상의 금속이 적충되고, 열처리가 수행되는 것만을 제시하고 있을 뿐이며, 이러 한 구조에 의해서도 발광 다이오드의 열적 안정성과 고효율을 구현하는데 있어서는 한계가 있 었다.
- 특히, 상기된 종래의 기술에서는 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 성장 시에 형성되는 Mg-H화합물로 인한 낮은 케리어 농도와, 이로 인한 고품위의 P형 오면 전극의 형성에는 난점이 있다.
- ◇21> 상세하게, 고품위의 오믹 전극을 형성하기 위해서는 캐리어의 농도가 전자의 터널링이 가능한 도핑 영역이 10<sup>18</sup>cm<sup>-3</sup>이상이 되어야 하지만, 실제 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub> (Ga)<sub>1-(x+y)</sub>N) 반도체의 캐리어 농도는 10<sup>17</sup>cm <sup>-3</sup> 이하로서 매우 낮다. 낮은 캐리어의 농도는 쇼 프키 장벽을 높여 금속과 반도체 계면의 비접촉저항을 높여 고품위의 오믹특성을 얻을 수 없게 한다.
- 또한, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 표면에 존재하는 자연산화충은 열처리시에 금속과 반도체의 계면에서 상호 반응을 일으킴으로써, 누설 전류의 증가, 역 전압 항복 감소, 비정상적인 문턱전압특성등 많은 문제를 일으키고, 결국 소자의 신뢰성 및 수명이 감소하게 된다.

【발명이 이루고자 하는 기술적 과제】

이러한 배경하에서 본 발명은 P형 질화갈륨계 화합물 반도체 내에서 Metal-H화합물 충을 더 형성하여 보다 효율 및 신뢰도가 높은 발광 다이오드를 구현할 수 있는 P형 질화갈륨계 화합물 반도체의 오믹 전극을 구현하는 것을 목적으로 한다.

또한, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 자연 산화층을 제거하여 낮은 저항, 높은 투과율, 높은 열적 안정성을 구현할 수 있는 오믹 전극을 제안한다.
【발명의 구성 및 작용】

본 발명에 따른 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전극의 구성은 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체층; P형 질화갈륨계 화합물 (P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체층의 상면에 형성되고 수소와의 반응성이 높은 접촉층; 상기 접촉층의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드층; 상기 접촉층과 상기 본딩 패드층의 접면에 형성되는 확산 장벽층; 자연 반응 및/또는 열처리 공정에 의해서 상기 접촉층과 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체층과의 접면에 형성되는 P<sup>+</sup>형의 질 화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체층과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 한다.

본 발명에 따른 P형 질화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전극의 형성 방법은 P형 질화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체의 자연산화층을 제거하는 단계; 수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계; 산소와의 반응성이 적고, 상기 접촉층과의 안정된 화합물을 형성할 수 있는 금속으로 본딩패드층을 형성하는 단계; 열처 리를 수행하는 단계가 수행되는 것을 특징으로 한다.

27> 이러한 전극의 구성 및 방법에 의해서 높은 열적, 전기적 안정성을 가지고, 고효율을 가지는 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>v</sub>(Ga)<sub>1-(x+v)</sub>N) 반도체의 오믹 전극을 구현할 수 있다.



본 발명은 오믹 전극의 효율을 향상시킬 수 있는 금속 수소 화합물(Metal-H)층을 형성하는 등 다음에 기술되는 네 가지의 기본 사상에서 출발한다.


첫째, 금속 수소 화합물(Metal-H)층을 효과적으로 형성하기 위하여 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체층에 존재하는 자연산화층을 제거하여, 표면 에너지를 효과적으로 낮추어, 금속 원소의 증착 시에 금속과 P형 질화갈륨계

화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 웨이퍼 내에 존재하는 수소와의 반응을 촉진한다.

- 예를 들면, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 기판 위에 존재하는 자연산화충을 제거하기 위하여 화학약품 또는 플라즈마를 사용하여 제거한다. 특히, 화학약품이 사용되는 경우에는 용액에 포함되는 F(플루오린), C1(클로린), S(황), 알칼리이온(OH) 등의 원소가 P형 웨이퍼 위로 패서베이션(passivation)되어, 금속원소의 증착 시에 금속과 웨이퍼 내의 수소와의 반응을 촉진할 수 있다. 바람직하게, 상기 화학약품은 BOE(Buffered Oxide Etch)용액이 사용된다.
- 둘째, 반도체층의 상면에 접촉되는 접촉층의 금속에 의해서, 금속 수소 화합물(Metal-H) 층이 더 형성됨으로써, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 내에 존재하는 수소의 양을 줄여, 케리어의 농도를 증가시켜 계면에 존재하는 쇼트키 장벽의 높이를 낮추고, 이로써, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체를 오믹 형성에 유리하도록 반도체의 표면을 개질한다.
- 92 예를 들면, Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)등의 금속을 전자빔 증착기, 열증착기, 스퍼터등에 의해서 증착한다.



- 상세하게, 자연 산화층이 제거된 P형 웨이퍼 표면에 상기 금속등이 증착되면, 상기 금속 과, P형 웨이퍼 내의 수소가 쉽게 결합되고, P형 웨이퍼 내에는 캐리어가 증가된다. 이는, P형 의 전도성에 방해를 주는 Mg-H 화합물에서 수소가 마그네슘과의 결합을 끊고 방출되기 때문이다.
- 이러한 과정에 의해서 증착된 금속층과, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>
   N) 반도체층의 사이에는 금속 수소 화합물(Metal-H)/P<sup>+</sup>질화갈륨계
   화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체 층이 추가적으로 형성된다.
- 셋째, 접촉충의 상면에 본딩패드 충으로서 산화억제충을 더 형성하여, 열처리시에 발생되기 쉬운 산소의 전극 내부로의 침투를 막고, 이로써 금속과 반도체 사이의 원치않는 상호확산을 효과적으로 줄임으로써, P형 오믹 전극의 열적 안정성을 높인다.
- 36> 예를 들면, Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리) 등의 금속을 전자빔 중착기, 열중착기, 스퍼터등에 의해서 중착한다.
- 37> . 넷째, 열처리 시에, 금속층, 상세히는 접촉층과 본딩 패드층의 사이에 금속 화합물층이 형성되어 질소의 전극쪽으로 확산을 막을 수 있는 확산장벽층을 형성한다.
- 38 예를 들면, 접촉충 및 본딩 패드충이 형성된 뒤에 열처리의 과정이 수행되면, 접촉충과 본딩 패드 층의 사이에, 상기된 두 층의 금속의 화합물에 의한 확산장벽층이 형성된다.
- 39> 상기된 바와 같은 네가지의 사상에 의해서 P형 질화갈륨계
  화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 전기적, 열적, 광학적 신뢰성을 향상시킬 수 있다.
- 또 1은 비교예로서 상온에서 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의
  오믹 전극의 증착 구조의 단면도이다.



10071432

- <sup>41></sup> 도 1을 참조하면, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체충(10)과, 접 촉충(15), 본딩 패드충(20)이 적충되어 있다.
- ⁴²▷ 상기, 접촉충(15)은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨),
   ₩(텅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일
   충, 또는 중복충이 형성될 수 있다.
- 또한, 상기 본딩 패드충(20)은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(팅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일충, 또는 중복충이 형성될 수 있다. 또한, 상기 본딩 패드충(20)의 원소를 'M'이라 할 때, M-O('M'산소화합물), M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)이 형성될 수도 있다.
- 44> 도 2는 본 발명의 오믹 전극에 있어 열처리 전, 금속 수소 화합물 층이 형성되는 P형 질 화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전극의 단면도이다.
- 도 2를 참조하면, 상기 접촉충(15)이 형성되기 전에 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 자연산화층이 제거된 뒤에, 접촉충(15)을 구성하는 금속이 중착되면, 상기 접촉충(15)을 이루는 금속과, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 내의 수소가 결합하여, 금속 수소 화합물층 (Metal-H)(12)과, 상기 금속 수소 화합물충(12)의 하면으로 P<sup>+</sup>형의 질화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체충(11)이 형성된다.
- 46> 상기 금속 수소 화합물층(12)이 형성됨으로써, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 내의 캐리어를 증가시켜, 금속과 반도체 계면에 존재 하는 쇼트키 장벽의 높이를 낮출 수 있게 된다.



- 한편, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체내의 자연산화층이 제거되는 방법은 에칭에 사용되는 화학약품 또는 플라즈마 원을 사용하여 제거한다. 특히, 화학 약품이 사용되는 경우에는 용액에 포함되는 F(플루오린), Cl(클로린), S(황), 알칼리이온(OH)등의원소가 P형 웨이퍼 위로 패서베이션(passivation)되어, 금속원소의 중착 시에 금속과 웨이퍼내의 수소와의 반응을 촉진할 수 있다. 바람직하게, 상기 화학약품은 BOE(Buffered Oxide Etch)용액이 사용된다.
- <48> 도 3은 열처리 후의 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의 오믹 전 극의 구조를 보인 단면도이다.
- 도 3을 참조하면, 도 2와는 달리, 열처리에 의해서 본딩 패드 충(20)과, 접촉충(15)와의사이에는 확산장벽충(16)이 더 형성되고, P<sup>+</sup>형의 질화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>
   N) 반도체충(11) 및 금속 수소 화합물층(Metal-H)(12)의 깊이가 더 깊어지게 된다.
- ★기된 확산 장벽층(16)은 본딩 패드층(20)과 접촉층(15)과의 상호 반응하여 형성되는 층으로서, 금속과 반도체층과의 사이에 원치않는 반응이 억제된다. 또한, 열처리 공정에 의해서 상기 접촉층(15)과 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga) 1-(x+y)N) 반도체(10)와의 반응이 촉진되어 접촉층(15)의 금속과, 수소와의 활발한 반응에 의해서 P<sup>†</sup>형의 질화갈륨계 화합물(P<sup>†</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga) 1-(x+y)N) 반도체층(11) 및 금속 수소 화합물층(Metal-H)(12)의 깊이가 깊어짐으로써, 캐리어의 농도는 더욱 높아진다. 결국, 더욱 우수한 오믹 전극을 구현할 수 있게된다.
- 이하에서는 본 발명에 따른 P형 질화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체의
  오믹 전극의 형성 과정의 구체적인 실시예를 제시한다.



#### <52> 실시예 1

- P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체를 트리클로로에틸렌(TCE), 아세톤, 메탄올, 증류수로 초음파 세척기에서 60℃온도로 5분씩 표면 세척한다. 그리고, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체내의 자연 산화충을 제거하기 위하여 플로린계열의 wet solution인 BOE를 이용하여 끓이는 방법으로 10분간 표면처리하여 자연산화충을 제거한다.
- 스타 그 후에, 수소와의 반응성이 우수한 금속인 Pt(백금), Ti(티탄)을 접촉충으로서 개별적으로 전자빔 증착기를 이용하여 증착한다.
- 도 4, 5는 상기된 실시예에 의해서 백금 수소 화합물층과 티탄 수소 화합물층을 확인하기 위하여 SIMS깊이 분석을 한 결과를 나타내는 선도이다.

#### <56> 실시예 2

- 57> 실시예 1에서 시행된 방법과 같은 방법으로 P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체내의 자연산화충을 제거한 뒤에,
  - C-TLM(Circular-transmission line model) 패턴을 사진식각술을 이용하여 형성한 다음, 금속 증착을 시행한다. 증착은 대략 10<sup>-7</sup>torr의 압력에서 Pt(백금)을 20nm두께로 접촉층을 증착하고, 산소와 반응성이 적은 Au(금)을 20nm두께로 본딩 패드층을 증착한다. 그 후에, 아세톤으로 lift-off공정을 시행하여 TLM 패턴을 갖는 오믹 전극을 제작한다.
- 58> 도 6은 실시예 2에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면이다.



#### <59> 실시예 3

- 실시예 2의 공정을 모두 거친 뒤에, 오믹 조건을 찾기 위하여 가열로에서 질소, 대기, 산소 또는 아르곤 분위기 하에서 600℃의 온도로 1분간 열처리를 한다.
- 도 7은 실시예 3에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면이다
   . 도 8은 실시예 3의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면이다
   다.
- 도 7 및 도 8을 참조하면, 상기된 과정에 의해서 우수한 오믹 접촉 특성을 얻었음을 알
   수 있다. 특히, 비접촉저항 값이 10<sup>-5</sup>Q cm²이하에 이르는 값임을 볼 수 있다.

### <63> <u>실시예 4</u>

- <sup>64></sup> 실시예 4는 실시예 2와 대부분 동일하고, 다만, Pt(백금)을 대신하여 Ti(티탄)을 접촉층으로 증착하는 것에 있어서만 차이가 있다.
- 565 도 9는 실시예 4에 의해서 제작된 오믹 전극의 전류-전압특성을 보이는 도면이다. ·

## <sup>:66></sup> <u>실시예 5</u>

- <sup>67></sup> 실시예 5는 실시예 4의 공정을 모두 거친 뒤에 오믹 조건을 찾기 위하여 가열로에서 질소, 대기, 산소 또는 아르곤 분위기 하에서 600℃의 온도로 1분간 열처리를 한다.
- 58> 도 10은 실시예 5에 의해서 열처리가 수행된 오믹 전극의 전류-전압특성을 보인 도면이다. 도 11은 실시예 5의 환경에서 열처리 시간이 경과됨에 따라 비접촉저항의 결과를 보인 도면이다.



- 도 10 및 도 11을 참조하면, 상기된 과정에 의해서 우수한 오믹 접촉 특성을 얻었음을 알 수 있다.
- 이하에서는 본 발명에 따른 사상이 적용되는 오믹 전극의 면 저항값과 종래의 면 저항값
  을 비교하여 설명하도록 한다.
- <71> 도 12는 본 발명에 따른 오믹 전극의 면 저항값의 변화를 보이는 도면이다.
- 여를 들면, 자연산화충의 제거 및 금속 수소 화합물 층이 형성되지 않은 종래의 오믹 전극의 면저항값에 비해서, 본 발명에 의해서 금속 수소 화합물 층이 형성된 오믹 전극에서는 보다 낮은 면 저항값이 관찰되는 것이다. 도면에는 실시예에서 제시되는 방법으로 백금-수소화합물 및 티탄-수소화합물이 형성될 때 뿐만 아니라, 동일한 조건하에서 니켈-수소화합물과 팔라 듐-수소화합물이 형성될 때의 면저항 값의 변화를 보이고 있다.
- <sup>74></sup> 본 발명의 실시예는 금속 수소 화합물의 형성과 자연 산화층이 제거됨에 의해서 보다 신 뢰성있는 오믹 전국이 구현되는 방법 및 그에 따른 오믹 구조를 제시하고 있으면, 본 발명의 사상을 이해하는 당업자는 이에 따른 실시예를 추가, 변경등에 의해서 용이하게 만들어 낼 수 있다.

#### 【발명의 효과】

75> 본 발명에 따른 오믹 전극의 구조 및 오믹 전극의 형성 방법에 의해서, 금속수소 화합물 층이 형성되어, P형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체 소자의 우수한 오믹 1 071432 출력 일자: 2003/11/22

전극을 구현할 수 있다. 자세히는, 비접촉저항값이  $10^{-5}\Omega\,\mathrm{cm}^2$ 이하에 이르고, 열적 안정성이 높아지게 된다.

#### 【특허청구범위】

#### 【청구항 1】

1

P형 질화갈륨계 화합물(P-(A1)<sub>x</sub>(In)<sub>v</sub>(Ga)<sub>1-(x+y)</sub>N)반도체층;

P 형 질화갈륨계 화합물(P-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N)반도체층의 상면에 형성되고 수소와의 반응성이 높은 접촉층;

상기 접촉충의 상면에 형성되고 산소와의 반응성이 낮은 본딩 패드층;

상기 접촉층과 상기 본딩 패드층의 접면에 형성되는 확산 장벽충;

자연 반응 및/또는 열처리 공정에 의해서 상기 접촉층과 P형 질화갈륨계 화합물(P-(A1)<sub>x</sub> (In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체층과의 접면에 형성되는 P<sup>+</sup>형의 질화갈륨계 화합물(P<sup>+</sup>-(A1)<sub>x</sub>(In)<sub>y</sub> (Ga)<sub>1-(x+y)</sub>N) 반도체층과 금속 수소 화합물층(Metal-H)이 포함되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전국 구조.

#### 【청구항 2】

제 1 항에 있어서,

상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(팅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일층, 또는 2층 이상의 다충 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.

#### 【청구항 3】

제 1 항에 있어서,

상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(팅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)중의 한 원소를 'M'이라 할 때, M-O('M'산소화합물),



M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)의 단일층, 또는 2층 이상의 다 충 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.

#### 【청구항 4】

제 1 항에 있어서,

상기 접촉충은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(팅스텐), Al(알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일충, 또는 2층 이상의 다충 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조.

#### 【청구항 5】

P형 질화갈륨계 화합물(P-(A1) $_x$ (In) $_y$ (Ga) $_{i-(x+y)}$ N)반도체의 자연산화층을 제거하는 단계; 수소와의 반응성이 우수한 금속으로 접촉층을 증착하는 단계;

산소와의 반응성이 적고, 상기 접촉충과의 안정된 화합물을 형성할 수 있는 금속으로 본 딩패드층을 형성하는 단계;

열처리를 수행하는 단계가 포함되는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.

#### 【청구항 6】

제 5 항에 있어서,

상기 자연산화충을 제거하는 단계는 BOE에 의해서 시행되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전국 구조의 형성 방법.



#### 【청구항 7】

제 5 항에 있어서,

상기 자연산화충을 제거하는 단계는 F, C1, S, OH가 포함되는 에칭 용액에 의해서 시행되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전국 구조의 형성 방법.

#### 【청구항 8】

제 5 항에 있어서,

상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(나켈), W(텅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)의 단일층, 또는 2층 이상의 다층 구조인 것을 특징으로하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.

#### 【청구항 9】

제 5 항에 있어서,

상기 본딩 패드층은 Au(금), Pd(팔라듐), Ru(루세늄), Ni(니켈), W(팅스텐), Co(코발트), Mo(몰리브덴), Cu(구리)증의 한 원소를 'M'이라 할 때, M-O('M'산소화합물), M-Si('M'규소화합물), M-N('M'질소화합물), M-C('M'탄소화합물)의 단일층, 또는 2층 이상의 다.

#### 【청구항 10】

제 5 항에 있어서.

상기 접촉층은 Pt(백금), Ti(티탄), Pd(팔라듐), Ni(니켈), Ta(탄탈륨), W(텅스텐), Al( 알루미늄), Cr(크롬), V(바나듐), Ir(이리듐), Hf(하프늄), Co(코발트)의 단일층, 또는 2층 이



상의 다층 구조인 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.

#### 【청구항 11】

제 5 항에 있어서,

상기 접촉충을 중착하는 단계에 의해서 P<sup>+</sup>형의 질화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체충 및 금속 수소 화합물충(Metal-H)이 형성되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성 방법.

#### 【청구항 12】


제 5 항에 있어서.


상기 열처리를 수행하는 단계에 의해서 상기 접촉층과 상기 본딩 패드충의 접면에 양 금속의 화합물로 인한 확산 장벽층이 형성되는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전국 구조의 형성 방법.

#### 【청구항 13】

제 5 항에 있어서.


상기 열처리를 수행하는 단계에 의해서 상기 접촉충을 중착하는 단계에 의해생성된 P<sup>+</sup>형의 질화갈륨계 화합물(P<sup>+</sup>-(Al)<sub>x</sub>(In)<sub>y</sub>(Ga)<sub>1-(x+y)</sub>N) 반도체충 및 금속 수소 화합물충(Metal-H)의 깊이가 더욱 깊어지는 것을 특징으로 하는 P형 질화갈륨계 화합물 반도체의 전극 구조의 형성방법.






## 【도면】


## [도 1]




## [도 2]




## [도 3]




## [도 4]













## [도 6]




# 

Voltage [V]













## [도 9]




## [도 10]











# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

X	BLACK BORDERS
×	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
X	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
×	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox